2021年4月22日 星期四

HBLbits_Verilog Basic_Exams/m2014 q4f

HBLbits_Verilog Basic_Exams/m2014 q4f

Implement the following circuit:

Exams m2014q4f.png


module top_module (

    input in1,

    input in2,

    output out);

    assign out = in1 & (~in2);

endmodule


沒有留言:

張貼留言

WOKWI DHT22 & LED , Node-Red + SQLite database

 WOKWI DHT22 & LED , Node-Red + SQLite database Node-Red程式 [{"id":"6f0240353e534bbd","type":"comment&...