2021年4月24日星期六

HBLbits_Verilog Basic_Dff8p

Create 8 D flip-flops with active high synchronous reset. The flip-flops must be reset to 0x34 rather than zero. All DFFs should be triggered by the negative edge of clk.

module top_module (
input clk,
input reset,
input [7:0] d,
output [7:0] q
);
always@(negedge clk) begin
if (reset)
q<=8'h34;
else
q <=d;
end
endmodule

alex9ufo 聰明人求知心切

2021年4月24日星期六

HBLbits_Verilog Basic_Dff8p

module top_module (
input clk,
input reset,
input [7:0] d,
output [7:0] q
);
always@(negedge clk) begin
if (reset)
q<=8'h34;
else
q <=d;
end
endmodule

沒有留言:

張貼留言

WOKWI DHT22 & LED , Node-Red + SQLite database

2021年4月24日 星期六

HBLbits_Verilog Basic_Dff8p

module top_module ( input clk, input reset, input [7:0] d, output [7:0] q); always@(negedge clk) begin if (reset) q<=8'h34; else q <=d; endendmodule

沒有留言:

張貼留言

WOKWI DHT22 & LED , Node-Red + SQLite database

2021年4月24日星期六

module top_module (
input clk,
input reset,
input [7:0] d,
output [7:0] q
);
always@(negedge clk) begin
if (reset)
q<=8'h34;
else
q <=d;
end
endmodule