2021年4月22日 星期四

HBLbits_Verilog Basic_Exams/m2014 q4h

 HBLbits_Verilog Basic_Exams/m2014 q4h

Implement the following circuit:

Exams m2014q4h.png


module top_module (
    input in,
    output out);
assign out=in;
endmodule

沒有留言:

張貼留言

Python Modbus 控制 ADAM-6050 18-ch Isolated Digital I/O Module

Python Modbus 控制  ADAM-6050 18-ch Isolated Digital I/O Module import tkinter as tk from tkinter import messagebox from pymodbus.client impor...