2021年4月22日 星期四

HBLbits_Verilog Basic_Exams/m2014 q4e

HBLbits_Verilog Basic_Exams/m2014 q4e 

Implement the following circuit:

Exams m2014q4e.png


module top_module (
    input in1,
    input in2,
    output out);
    assign out = ~(in1 | in2);
endmodule

沒有留言:

張貼留言

Node-Red --> MQTT --> Fuxa

Node-Red --> MQTT --> Fuxa      FUXA(一個開源的 Web HMI / SCADA 自動化監控軟體)的專案設定檔 。 這份設定檔完整定義了 HMI 監控畫面的 後端通訊(MQTT 連線、點位標籤) 與 前端網頁圖形介面(SVG 畫布...