HBLbits_Verilog Basic_Exams/m2014 q3
Consider the function f shown in the Karnaugh map below.
f = x1' x3 + x2 x4
module top_module (
input [4:1] x,
output f );
//f = x1' x3 + x2 x4
assign f= (x[4]& x[2]) | (x[3]& ~x[1]);
endmodule
2026 作業3 RFID+ Telegram 練習 (Wokwi 與 Telegram 二者溝通訊息反映比較慢 ) 歡迎 Alex 使用 RFID 控制系統 /on : 開啟 LED /off : 關閉 LED /flash : 閃爍模式 /timer : 開啟 5 秒 ...
沒有留言:
張貼留言