2021年5月10日 星期一

HBLbits_Verilog Basic_Sim/circuit7

HBLbits_Verilog Basic_Sim/circuit7

 This is a sequential circuit. Read the simulation waveforms to determine what the circuit does, then implement it.


module top_module (
    input clk,
    input a,
    output q );
    always@(posedge clk) begin
        q<=~a; 
    end
 endmodule


沒有留言:

張貼留言

Node-Red 抓取 opendata 的資料集產生AQI 空氣品質指

Node-Red 抓取 opendata 的資料集產生AQI 空氣品質指標 實現透過 Node-RED 抓取環境部 OpenData(空氣品質 AQI)資料,最核心的流程為: 注入觸發(Inject) → HTTP 請求(http request) → 解析 JSON 資料(Fu...