2012年10月8日 星期一

P4-26 用Gate Level 設計Level trigger的D Latch 

以下圖寫Gate Level Verilog 


沒有留言:

張貼留言

8-QAM Signal 4 Phases 2 Amplitudes + 8PSK

 8-QAM Signal 4 Phases 2 Amplitudes + 8PSK import tkinter as tk from tkinter import messagebox import math import cmath # --- 8-QAM 參數設定 ---...