Verilog的四種模型

Verilog的四種模型

•低階交換層次模型(Switch Level Model) 或電晶體模型(Transi-stor Model):

    此為Verilog 最低階的層次模型。電路是由開關與電晶體所組成。設計者

    需要知道電晶體元件特性才能設計。一般不會從那麼低階的層次來進行

    設計。

•邏輯閘層次模型(Gate Level Model):

    此層次是由基本的邏輯閘元件，如AND、OR、NOT 等連接而成的。電路

    撰寫時，利用關鍵字用相關元件。邏輯閘關鍵字包含：and、nand、  or、nor、not、

  xor、xnor 等。

•資料處理模型(Data Flow Model):

     此層次描述電路中資料的處理方式，即資料如何在電路中儲存、運算

    及傳送。

•行為模型(Behavioral Model):

    為Verilog 最高階的層次模型。不需考慮硬體元件的特性，只需將重點放在模組

    的功能描述。很像C語言，使用上相當方便。可以使用類似真值表的方式來描述電

   路，完全不用考慮使用何種邏輯閘

 ( 合成軟體會依需要，自動合成出所需的邏輯閘)。