HBLbits_Verilog Basic_Exams/m2014 q4e
Implement the following circuit:
module top_module (
input in1,
input in2,
output out);
assign out = ~(in1 | in2);
endmodule
input in1,
input in2,
output out);
assign out = ~(in1 | in2);
endmodule
2024_09 作業3 (以Node-Red 為主 Arduino 可能需要配合修改 ) Arduino 可能需要修改的部分 1)mqtt broker 2) 主題Topic (發行 接收) 3) WIFI ssid , password const char br...
沒有留言:
張貼留言