2021年4月22日 星期四

HBLbits_Verilog Basic_Exams/m2014 q4e

HBLbits_Verilog Basic_Exams/m2014 q4e 

Implement the following circuit:

Exams m2014q4e.png


module top_module (
    input in1,
    input in2,
    output out);
    assign out = ~(in1 | in2);
endmodule

沒有留言:

張貼留言

2024_09 作業3 以Node-Red 為主

 2024_09 作業3  (以Node-Red 為主  Arduino 可能需要配合修改 ) Arduino 可能需要修改的部分 1)mqtt broker  2) 主題Topic (發行 接收) 3) WIFI ssid , password const char br...