FFT 結果的物理意義

源自http://oursogo.com/thread-1623240-1-1.html

FFT是離散傅立葉變換的快速算法，可以將一個時域信號變換到頻域。有些信號在時域上是很難 看出什麼特徵的，但是如果變換到頻域之後，就很容易看出特徵了。這就是很多信號分析採用 FFT變換的原因。另外，FFT可以將一個信號的頻譜提取出来，這在頻譜分析方面也是經常用的。 雖然很多人都知道FFT是什麼，可以用來做什麼，怎麼去做，但是却不知道FFT之後的結果是什意思、 如何決定要使用多少點來做FFT。 一個類比信號，經過ADC採樣之後，就變成了數位信號。採樣定理告訴我們，採樣頻率要大於信號 頻率的兩倍，這些我就不在此囉嗦了。 採樣得到的數位信號，就可以做FFT變換了。N個採樣點，經過FFT之後，就可以得到N個點的FFT 結果。為了方便進行FFT運算，通常N取2的整數次方。 假設採樣頻率為Fs，信號頻率F，採樣點數為N。那麼FFT之後結果就是一個為N點的複數。每一個點 就對應著一個頻率點。這個點的模值，就是該頻率值下的幅度特性。具體跟原始信號的幅度有什麼 關係呢？假設原始信號的峰值為A，那麼FFT的結果的每個點（除了第一個點直流分量之外）的模值 就是A的N/2倍。 而第一個點就是直流分量，它的模值就是直流分量的N倍。而每個點的相位呢，就是 在該頻率下的信號的相位。第一個點表示直流分量（即0Hz），而最後一個點 N的再下一個點（實際 上這個點是不存在的，這裡是假設的第N+1個點，可以看做是將第一個點分做兩半分，另一半移到最 後）則表示採樣頻率Fs，這中間被 N-1個點平均分成N等份，每個點的頻率依次增加 。 Fn所能分辨到頻率為 Fs/N，如果採樣頻率Fs為1024Hz，採樣點數為1024點，則可以分辨到1Hz。 1024Hz的採樣率採樣1024點，剛好是1秒，也就是說，採樣1秒時間的信號並做FFT，則結果可以 分析到1Hz，如果採樣2秒時間的信號並做FFT，則結果可以分析到0.5Hz。如果要提高頻率分辨力， 則必須增加採樣點數，也即採樣時間頻率分辨率和採樣時間是倒數關係。假設FFT之後某點n用複數 a+bi表示 。對於n=1點的信號，是直流分量，幅度即為A1/N。由於FFT結果的對稱性，通常我們 只使用前半部分的結果，即小於採樣頻率一半的結果。 假設我們有一个信號，它含有2V的直流分量，頻率為50Hz、相位為-30度、幅度為3V的交流信號， 以及一個頻率為75Hz、相位為90度、幅度為1.5V的交流信號。用數學表達式就是如下： S=2+3*cos(2*pi*50*t-pi*30/180)+1.5*cos(2*pi*75*t+pi*90/180) 式中cos參數為弧度，所以-30度和90度要分别換算成弧度。我們以256Hz的採樣率對這個信號進行 採樣，總共採樣256點。按照我們上面的分析，Fn=(n-1)*Fs/N，我們可以知道，每兩個點之間的 間距就是1Hz，第n個點的頻率就是n-1。我們的信號有3個頻率：0Hz、50Hz、75Hz，應該分别在 第1個點、第51個點、第76個點上出現峰值，其它各點應該接近0。實際情况如何呢？ 我們來看看FFT的結果的模值如圖所示。 從圖中我們可以看到，在第1點、第51點、和第76點附近有比較大的值。我們分别將這三個點附近的 數據拿上來仔細看： 1點  ： 512+0i 2點  ： -2.6195E-14 - 1.4162E-13i 3點  ： -2.8586E-14 - 1.1898E-13i 50點：-6.2076E-13 - 2.1713E-12i 51點：332.55 - 192i 52點：-1.6707E-12 - 1.5241E-12i 75點：-2.2199E-13 -1.0076E-12i 76點：3.4315E-12 + 192i 77點：-3.0263E-14 +7.5609E-13i 很明顯，1點、51點、76點的值都比較大，它附近的點值都很小，可以認為是0，即在那些貧率點上 的信號幅度為0。接著，我們來計算各點的幅度值。分别計算這三個點的模值，結果如下： 1點  ： 512 51點：384 76點：192 按照公式，可以計算出直流分量為：512/N=512/256=2；50Hz信號的幅度為： 384/(N/2)=384/(256/2)=3； 75Hz信號的幅度為192/(N/2)=192/(256/2)=1.5。可見，從頻譜分析出來的幅度是正確的。 然後再來計算相位信息。直流信號没有相位可言，不用管它。先計算50Hz信號的相位， atan2(-192, 332.55)=-0.5236,結果是弧度，換算為角度就是180*(-0.5236)/pi=-30.0001。 再計算75Hz信號的相位，atan2(192, 3.4315E-12)=1.5708弧度，換算成角度 180*1.5708/pi=90.0002。可見，相位也是對的。 根據FFT結果以及上面的分析計算，我們就可以寫出信號的表達式了，它就是我們開始提供的信號。 總結：假設採樣頻率为Fs，採樣點數為N，做FFT之後，某一點n（n從1開始）表示的頻率為： Fn=(n-1)*Fs/N；該點的模值除以N/2就是對應該頻率下的信號的幅度（對於直流信號是除以N）； 該點的相位即是對應該頻率下的信號的相位。相位的計算可用函数atan2(b,a)計算。atan2(b,a) 是求座標為(a,b)點的角度值，範圍為 -pi到pi。要精確到xHz，則需要採樣長度為1/x秒的信號， 並做FFT。要提高頻率分辨率，就需要增加採樣點數，這在一些實際的應用中是不現實的，需要在較 短的時間内完成分析。解決這個問題的方法有頻率細分法 Zoom FFT，比較簡單的方法是採樣比較短 時間的信號，然後在后面補充一定數量的0，使其常度達到需要的點數，再做FFT，這在一定程度上能 够提高頻率分辨力。 [附錄：本測試數據使用的Matlab程式] close all;     % 先關閉所有圖片 Adc=2;        % 直流分量幅度 A1=3;         % 頻率F1信號的幅度 A2=1.5;      % 頻率F2信號的幅度 F1=50;       % 信號1頻率(Hz) F2=75;       % 信號2頻率(Hz) Fs=256;     % 採樣頻率(Hz) P1=-30;     % 信號1相位(度) P2=90;      % 信號相位(度) N=256;      % 採樣點數 t=[0:1/Fs:N/Fs]; %採樣時間                 % 信號 S=Adc+A1*cos(2*pi*F1*t+pi*P1/180)+A2*cos(2*pi*F2*t+pi*P2/180);                 % 顯示原始信號 plot(S); title('原始信號'); figure; Y = fft(S,N);           % 做FFT變換 Ayy = (abs(Y));       % 取模 plot(Ayy(1:N));        % 顯示原始的FFT模值结果 title('FFT 模值'); figure; Ayy=Ayy/(N/2);       % 換算成實際的幅度 Ayy(1)=Ayy(1)/2; F=([1:N]-1)*Fs/N;   % 換算成實際的頻率值 plot(F(1:N/2),Ayy(1:N/2));   % 顯示換算後的FFT模值结果 title('幅度-頻率曲線圖'); figure; Pyy=[1:N/2]; for i=1:N/2 Pyy(i)=phase(Y(i));           % 計算相位 Pyy(i)=Pyy(i)*180/pi;        % 換算為角度 end; plot(F(1:N/2),Pyy(1:N/2));   % 顯示相位圖 title('相位-頻率曲線圖');

可控流水燈設計（通過按鍵實現啟動/停止控制）

源自於
http://www.worlduc.com/blog2012.aspx?bid=16824701

設計8只LED迴圈燈控制電路程式，並下載到FPGA開發板中驗證。

要求：1、輸入時鐘為50MHZ；2、 LED為共陰；3、按動ON/OFF鍵， 可實現啟動/停止LED迴圈。

module ledshift(clk_50M,ON_OFF,LED);
input clk_50M,ON_OFF;
output[7:0] LED ;
reg[7:0] LED ;
reg  clk_10,clk_1,shift_en;

/*1/5000000分頻模組，產生10HZ時鐘，用於按鍵查詢*/
reg[21:0] cnt1;
always@(posedge clk_50M)
   if(cnt1==2499999)
       begin
           cnt1<=0;
           clk_10<=~clk_10;
       end
   else
       cnt1<=cnt1+1'b1;

/*1/10分頻模組，產生1HZ時鐘，用於LED迴圈*/
reg[2:0] cnt2;
always@(posedge clk_10)
   if(cnt2==4)
       begin
           cnt2<=0;
           clk_1<=~clk_1;
       end
   else
       cnt2<=cnt2+1'b1;

/*按鍵識別模組，CLK_10時鐘查詢按鍵動作*/
/*並產生LED迴圈使能信號shift_en*/
reg A,B;
wire C;
always@(posedge clk_10)
   begin
       A<=ON_OFF; B<=A;
   end
assign C=A&&(~B);
always@(posedge C)
   shift_en<=~shift_en;

/*迴圈移位元模組*/
always@(posedge clk_1)
begin
    if(shift_en==1'b0)//shift_en=0移位
       if(LED==8'b00000000||LED==8'b10000000)
          LED<=8'b00000001;
       else 
          LED<=LED<<1;
    else ;//shift_en=1停止移位
end

endmodule 

多功能流水燈設計（單鍵實現多種流水模式切換，並用數碼管顯示模式值）

源自於
http://www.worlduc.com/blog2012.aspx?bid=16824765

/*多功能流水燈shift_led.v
1、單鍵實現0.1秒/位、0.2秒/位、1秒/位元3種速度模式切換；
2、用1位元共陽數碼管顯示速度模式值。
*/

module shift_led(clk_50m,kb1,
    led,seg_code,seg_s);
input clk_50m,kb1;
output[3:0] seg_s;
output[7:0] led,seg_code;
reg clk_10,clk_5,clk_1;
reg[7:0] led,seg_code;

//1/5000000分频模块，产生10HZ时钟，供0.1秒/位速度模式用
reg[21:0] cnt1;
always@(posedge clk_50m)
   if(cnt1==22'd2499999)
       begin
           cnt1<=0;
           clk_10<=~clk_10;
       end
   else
       cnt1<=cnt1+1'b1;

//1/2分频模块，产生5HZ时钟，供0.2秒/位速度模式用
always@(posedge clk_10)
    clk_5<=~clk_5;
   
//1/10分频模块，产生1HZ时钟，供1秒/位速度模式用
reg[2:0] cnt2;
always@(posedge clk_10)
   if(cnt2==3'd4)
       begin
           cnt2<=0;
           clk_1<=~clk_1;
       end
   else
       cnt2<=cnt2+1'b1;

//按键识别及模式计数模块
reg A,B;
wire C;
always@(posedge clk_10)
   begin
       A<=kb1; B<=A;
   end
assign C=A&&(~B);
reg[1:0] mode;
always@(posedge C)
    if(mode==2'b10 )
        mode<=2'b00;
    else
        mode<=mode+1'b1;

//数码管显示驱动模块
always@ (mode)
begin
  if (mode==2'b00)
      seg_code <=8'h3F;//显示0，0的段码"h3F"
  else if (mode ==2'b01)
      seg_code <=8'h06;//显示1，1的段码"h06"
  else
      seg_code <=8'h5b;//显示2，2的段码"h5b"
end
assign seg_s=4'b1110;//位码

//LED循环移位速度选择模块
reg shift_clk;
always@(mode)
   if(mode==2'b00)
      shift_clk<=clk_10;
   else if(mode==2'b01)
      shift_clk<=clk_5;
   else
      shift_clk<=clk_1;

//LED循环移位控制模块
always@(posedge shift_clk)
    if(led==8'b00000000||led==8'b10000000)
       led<=8'b00000001;
    else
       led<=led<<1;

endmodule

用Verilog 描述七段顯示器

//===============================

module hex_7seg (hex,seg_out);

  input [3:0] hex;

  output reg [6:0] seg_out;

always@ (hex)

begin

  case (hex)

    //                     gfe_dcba 7-segment

    4'b0000 : seg_out  = 7'b100_0000;

    4'b0001 : seg_out  = 7'b111_1001;

    4'b0010 : seg_out  = 7'b010_0100;

    4'b0011 : seg_out  = 7'b011_0000;

    4'b0100 : seg_out  = 7'b001_1001;

    4'b0101 : seg_out  = 7'b001_0010;

    4'b0110 : seg_out  = 7'b000_0010;

    4'b0111 : seg_out  = 7'b111_1000;

    4'b1000 : seg_out  = 7'b000_0000;

    4'b1001 : seg_out  = 7'b001_0000;

    4'b1010 : seg_out  = 7'b000_1000;

    4'b1011 : seg_out  = 7'b000_0011;

    4'b1100 : seg_out  = 7'b100_0110;

    4'b1101 : seg_out  = 7'b010_0001;

    4'b1110 : seg_out  = 7'b000_0110;

    default : seg_out  = 7'b000_1110;

    endcase

  end

endmodule

Verilog 計數器

50MHZ 時鐘脈波除頻轉成1Hz標準脈波

源自於

http://www.worlduc.com/blog2012.aspx?bid=16544240

//div50MHZ.v

module div50MHZ(clk_50MHZ,clk_1HZ);

input clk_50MHZ;

output clk_1HZ;

reg  clk_1HZ;

reg   cnt=24999999;

always@(posedge clk_50MHZ)

   if(cnt==24999999)

       begin

           cnt<=0;

           clk_1HZ<=~clk_1HZ;

       end

   else

       cnt<=cnt+1'b1;

endmodule

16LED 跑馬燈---適用於DE2-70

module LED_16_water(CLOCK_50,KEY,LEDR);
input CLOCK_50;
input [3:0]KEY;
output [15:0] LEDR;

wire Clk_1Hz;

clk_1 U0 (CLOCK_50, KEY[0], Clk_1Hz);
ledwater U1 (LEDR[15:0], Clk_1Hz );

endmodule




module clk_1( input clk_50mhz, input reset_n, output  reg clk_1hz);

reg [25:0]  count;

always @(posedge clk_50mhz or negedge reset_n)
    if(!reset_n) begin
                        count   <= 26'd2499999;
                        clk_1hz <= 1'b0;
    end else begin
                        count   <= count + 26'h1ffffff;
        if(!count) begin
                        count   <= 26'd2499999;
                        clk_1hz <= ~clk_1hz;
        end
    end

endmodule



module ledwater( led, clk );  
output[15:0] led;
input clk;  

reg[15:0] led_r = 16'b000_000_0000_0001;  // 初始設定
assign led = led_r[15:0];  
reg dir = 1; // 方向
always @(posedge clk)
begin 
if(led_r == 16'b0000_0000_0000_0001)  
begin 
dir = 1;
led_r <= 16'b0000_0000_0000_0001;
end 
 
if(led_r == 16'b1000_0000_0000_0000) 
begin 
dir = 0;  
led_r <= 9'b1000_0000_0000_0000;
end 
 
if(dir) 
led_r <= led_r << 1; // 左移  
else 
led_r <= led_r >> 1; // 右移 
 
end 
endmodule