2012年9月29日 星期六

FPGA4fun.com 的 HDL tutorials (版權為原網站所有)













HDL tutorials

HDL languages are nowadays the preferred way to create FPGA designs. The most commonly used HDL languages are Verilog and VHDL. This site showns examples in Verilog, but VHDL could have been used, as they are equivalent for most purposes.
For an in-depth discussion, take a look to VHDL & Verilog Compared & Contrasted (PDF).
Here are a few tutorials:
Finally Testbench.in with Verilog, Systemverilog, OpenVera, VMM, RVM, AVM, OVM tutorials.

沒有留言:

張貼留言

習題解答 (5/6)

  第五章 習題解答 一、 錯誤偵測技術 1. 何謂循環冗餘檢查法 (CRC)? 是一種根據傳輸資料產生簡短固定位數校驗碼的演算法。發送端將資料除以一個特定的多項式,得到的「餘數」即為 CRC 碼並隨資料發送;接收端以同樣多項式除之,若餘數為 0 則代表資料傳輸正確。 2. 何...